

《数字系统与逻辑设计》2004 期终试题 B 卷

班级_____ 学号 _____ 姓名_____ 成绩_____

题号	1	2	3	4	5	6	7	总分
分数	25	25	10	10	10	10	10	100
扣分								

1. 填空题: (25)

- 1) 一个 N 变量的逻辑函数有__个最大项, 该函数可以表示为一组__之积; (2)
- 2) 正逻辑的‘同或’相当于负逻辑的__; 负逻辑的‘与非’相当于正逻辑的__。(2)
- 3) 一个三级扭带环计数器的初始状态是 000, 则经过 4 个时钟周期后的状态是__。(2)
- 4) 信息码为 111010 的偶校验监督信息是__ (2)
- 5) 图示是模__的递__计数器。(2)
- 6) T-FF 的 T 输入端加一序列 111010, 若 T-FF 的初始状态是 1, 则在该输入序列的最后一个 0 之后, T-FF 的状态是__, 若它是该序列的奇偶校验位, 则它实现对该序列的__监督。(2)
- 7) 有 1024x6 比特的 ROM, 其地址线有__条, 数据线__条 (2)
- 8) 公式 $\overline{a+bc \cdot bd}$ 的反演式是__。(1)
- 9) 当 $i \neq j$ 时, 同一逻辑函数的两个最大项之和 $M_i + M_j =$ __。(2)
- 10) D 锁存器的输出是由__信号控制, 而 D 触发器则由__信号控制。(3)
- 11) 时序电路的特点是: 其输出不仅取决于当前输入, 还与电路的__有关, 所以, 它有__功能 (2)


2. 选择题 (25 分)

- 1) 双向总线驱动可以用__器件实现。(2)
 - a) 数据选择器; b) 译码器; c) 数据分配器; d) 三态门。
- 2) ROM 是指用__实现的 PLD 器件。(3)
 - a) 与阵固定, 或阵可变; b) 与阵可变, 或阵可变; c) 与阵可变, 或阵可变; d) 与阵可变, 或阵固定。
- 3) 描述组合逻辑的方法有__。(3 分)
 - a) 真值表或功能表; b) 状态图; c) 状态方程; d) 波形图; e) 逻辑方程; f) 逻辑图
- 4) 要用 ROM 实现 4 输入变量 7 输出的组合逻辑, 它需要的 ROM 容量是__。(3)
 - a) 4*7bit; b) 7*4bit; c) 128*4bit; d) 16*7bit
- 5) 图 1, 2 表示的分别是__和__的状态图。(3)
 - a) JK-FF, SR 锁存器; b) SR 锁存器, D 锁存器; c) D 锁存器, SR 锁存器; d) TFF, JK-FF。
- 6) 序列发生器要生成序列 1000100, 所需要的触发器数目至少是__。(2)
 - a) 3; b) 4; c) 5; d) 6。
- 7) 如下时序电路中, 状态译码电路最简单的是__。(2)
 - a) 同步计数器; b) 异步计数器; c) 环行计数器; d) 扭环计数器;
- 8) 某触发器的状态方程是 $Q^{n+1} = \overline{Q}^n$ 。若经过 100 个时钟周期后 $Q^{n+100} = 1$, 则触发器当前的状态为__ (2)
 - a) $Q^n = 0$; b) $Q^n = 1$; c) 不能确定。
- 9) 若如下电路能实现 $Q = \overline{q}$ 运算, 该电路的生产工艺是__。(2)
 - a) CXMOS; b) ECL; c) TTL。


10) 如下电路中, 能作为总线驱动器的是____。(3)

a) 与非门; b) 三态门; c) OD 门; d) 数据选择器; e) 数据分配器

3. 写出下图中各级触发器的状态方程, 并注明时钟有效沿, 画出整个电路的状态转移图 (按 q3..q0 画出状态图) (10 分)




4. 分析图中的电路, 写出状态方程和输出方程, 画出它的状态转移图 (假定 Q1Q2=00, 是状态 A, 01 是 B, 11 是 C, 10 是 D) (10 分)



5. 如下状态机是 Moore 型, 还是 Mealy 型? 画出它的状态图, 并用 D-FF 实现 (10)

Q2Q1	状态	X=0	X=1
00	A	B/0	D/0
01	B	C/0	A/0
11	C	D/0	B/0
10	D	A/1	C/1

6. 写出如下地址译码器信号所选中的地址空间范围 (以 16 进表示, 若不连续, 分别写出), 地址线为 A[7..0]。(10)



7. 化简下述状态表。列出闭合表和最简状态表 (10)

X=0	E/0	A/1	C/0	B/0	D/1	C/0	H/1	C/1
X=1	D/0	F/0	A/1	A/0	C/0	D/1	G/1	B/1
PS	A	B	C	D	E	F	G	H

参考答案

1. 填空题：(25)

- 1) 2^n ，该函数可以表示为一组最大项之积；(2)
- 2) 正逻辑的‘同或’相当于负逻辑的异或；负逻辑的‘与非’相当于正逻辑的或非。(2)
- 3) 一个三级组带环计数器的初始状态是 000，则经过 4 个时钟周期后的状态是 011。(2)
- 4) 信息码为 111010 的偶校验监督信息是 0。(2)
- 5) 图示是模 的递 计数器。(2)
- 6) T-FF 的 T 输入端加一序列 111010，若 T-FF 的初始状态是 1，则在该输入序列的最后一个 0 之后，T-FF 的状态是 1，若它是该序列的奇偶校验位，则它实现对该序列的奇监督。(2)
- 7) 有 1024x6 比特的 ROM，其地址线有 10 条，数据线 6 条。(2)
- 8) 公式 $\overline{a+bc} \cdot \overline{bd}$ 的反演式是 $\overline{a \cdot (b+c) + b + d}$ 。(1)
- 9) 当 $i \neq j$ 时，同一逻辑函数的两个最大项之和 $M_i + M_j = \underline{1}$ 。(2)
- 10) D 锁存器的输出是由 D, G 信号控制，而 D 触发器则由 D, CK 信号控制。(3)
- 12) 时序电路的特点是：其输出不仅取决于当前输入，还与电路的历史有关，所以，它有记忆功能。(2)

2. 选择题 (25 分)


- 1) 双向总线驱动可以用 d 器件实现。(2)
 - a) 数据选择器；b) 译码器；c) 数据分配器；d) 三态门。
- 2) ROM 是指用 a 实现的 PLD 器件。(3)
 - a) 与阵固定，或阵可变；b) 与阵可变，或阵可变；c) 与阵可变，或阵可变；d) 与阵可变，或阵固定。
- 3) 描述组合逻辑的方法有 a), d), e), f)。(3 分)
 - a) 真值表或功能表；b) 状态图；c) 状态方程；d) 波形图；e) 逻辑方程；f) 逻辑图
- 4) 要用 ROM 实现 4 输入变量 7 输出的组合逻辑，它需要的 ROM 容量是 d)。(3)
 - a) 4*7bit；b) 7*4bit；c) 128*4bit；d) 16*7bit
- 5) 图 1, 2 表示的分别是 和 的状态图。(3)
 - a) JK-FF, SR 锁存器；b) SR 锁存器, D 锁存器；c) D 锁存器, SR 锁存器；d) TFF, JK-FF。
- 6) 序列发生器要生成序列 1000100，所需要的触发器数目至少是 b)。(2)
 - a) 3； b) 4； c) 5； d) 6。
- 7) 如下时序电路中，状态译码电路最简单的是 c)。(2)
 - a) 同步计数器； b) 异步计数器； c) 环行计数器； d) 组环计数器；
- 8) 某触发器的状态方程是 $Q^{n+1} = \overline{Q}^n$ 。若经过 99 个时钟周期后 $Q^{n+100} = 1$ ，则触发器当前的状态为 a)。(2)
 - a) $Q^n = 0$ ； b) $Q^n = 1$ ； c) 不能确定。
- 9) 若如下电路能实现 $Q = \overline{q}$ 运算，该电路的生产工艺是 c)。(2)
 - a) CXMOS； b) ECL； c) TTL。

10) 如下电路中, 能作为总线驱动器的是 **b), c)**。(3)

a) 与非门; b) 三态门; c) OD 门; d) 数据选择器; e) 数据分配器

a)

3. 写出图 f 中各级触发器的状态方程, 并注明时钟有效沿, 画出整个电路的状态转移图 (按




Q3..Q0 画)。(10 分)

$$Q0 = /Q0 \quad (CK \uparrow) \quad (6 \text{ 分})$$


$$Q1 = /Q1 \quad (Q0 \downarrow)$$

$$Q2 = /Q3/Q2 \quad (Q1 \downarrow)$$

$$Q3 = Q2/Q3 \quad (Q1 \downarrow)$$



4. 分析图中的电路, 写出状态方程和输出方程, 画出它的状态转移图 (假定 $Q1Q2=00$, 是状态 A, 01 是 B, 11 是 C, 10 是 D) (10 分)



$$Q1 = Q1/Q2 + X/Q2 + XQ1 + /X/Q1Q2$$

$$Q2 = /XQ1$$

$$Z = /X/Q1Q2$$

状态转移图

5. 如下状态机是 Moore 型, 还是 Mealy 型? 画出它的状态图, 并用 D-FF 实现

Q2Q1	状态	X=0	X=1
00	A	B/0	D/0
01	B	C/0	A/0
11	C	D/0	B/0
10	D	A/1	C/1


答案:

$$Q2 = Q1/X + /Q1X,$$

$$Q1 = /Q2/X + Q2X,$$

$$Z = Q2/Q1$$

6. 写出如下地址译码器信号所选中的地址空间范围（以 16 进表示，若不连续，分别写出），地址线为 A[7..0]。（10）



答: /CS1—40h-43h, 60-63H
 /CS2—48H-4BH, 68H-6BH
 /CS3—54H-57H, 74H-77H

7. 化简下述状态表。列出闭合表和最简状态表（10）

X=0	E/0	A/1	C/0	B/0	D/1	C/0	H/1	C/1
X=1	D/0	F/0	A/1	A/0	C/0	D/1	G/1	B/1
PS	A	B	C	D	E	F	G	H

答: A=AD, B=BE, C=CF, D=G, E=H

最简表是

X=0	B/0	A/1	C/0	E/1	C/1
X=1	A/0	C/0	A/1	D/1	B/1
PS	A	B	C	D	E